028-61685389基本信息
工作性质全职
招聘人数10人
招聘部门不限
学历要求不限
工作经验不限
年龄要求不限
工作地点北京市朝阳区安翔北里11号北京创业大厦B座805-810（四川/成都）
职位动态
100%
近两周该职位的简历处理率
简历处理率0天
简历平均处理时长
职位描述
开发各类ADC、DAC及其配套PLL时钟硬件板卡；分析项目需求，编写设计方案，开发各类甚于FPGA/ZYNQ/RFSOC等芯片的信号处理板卡;与逻辑开发人员密切配合, 优化电路指标
本科及以上：通信工程、电子信息工程、微电、自动化等相关专业：熟练阅读Verilog语言, 可以开发Xilinx CPLD程序： 熟练使用ISE/Vado等开发工具调试和验证各种硬件接口; 熟练使用万用表、示波器、信号源、频谱仪等仪器。
本科：15万/年起
硕士：20万/年起
博士：30万/年起
本科及以上：通信工程、电子信息工程、微电、自动化等相关专业：熟练阅读Verilog语言, 可以开发Xilinx CPLD程序： 熟练使用ISE/Vado等开发工具调试和验证各种硬件接口; 熟练使用万用表、示波器、信号源、频谱仪等仪器。
本科：15万/年起
硕士：20万/年起
博士：30万/年起
投递简历
在线咨询招聘官
感兴趣？微信扫码
直接和我聊聊吧！
